半导体封装领域的常见专业术语

一、封装类型详解

1.?DIP (Dual In-line Package) - 双列直插封装

特点：引脚从封装两侧伸出，呈两排平行排列，可直接插入PCB孔中

优点：易于手工焊接和更换，机械强度高

缺点：体积大，不适合高密度装配

应用：早期微处理器、存储器，现多用于原型开发

2.?SOP/SOIC (Small Outline Package/IC) - 小外形封装

特点：引脚从两侧伸出并向外弯曲，贴装在PCB表面

引脚间距：典型1.27mm

优点：比DIP体积小50-70%，适合自动化生产

应用：模拟IC、小规模数字IC

3.?QFP (Quad Flat Package) - 四边引脚扁平封装

特点：四边都有引脚，呈鸥翼型向外伸展

引脚数：32-304不等

引脚间距：0.8mm、0.65mm、0.5mm、0.4mm

应用：微控制器、DSP、FPGA

4.?QFN (Quad Flat No-lead) - 四边无引脚扁平封装

特点：引脚在封装底部，四周有裸露焊盘

优点：体积小、散热好、电气性能优良

中心焊盘：通常有大面积散热焊盘

应用：射频IC、电源管理IC

5.?BGA (Ball Grid Array) - 球栅阵列封装

特点：底部布满焊球，呈阵列排布

焊球间距：1.27mm、1.0mm、0.8mm、0.65mm、0.5mm等

优点：I/O密度高、电气性能好、散热性能好

缺点：需要专业设备焊接和检测

应用：CPU、GPU、FPGA、大规模ASIC

6.?CSP (Chip Scale Package) - 芯片级封装

定义：封装尺寸不超过芯片面积的1.2倍

特点：接近芯片实际大小

优点：最小化封装体积，优化电气性能

应用：手机、可穿戴设备等空间受限产品

7.?WLCSP (Wafer Level CSP) - 晶圆级芯片尺寸封装

特点：在晶圆状态完成封装，封装等于芯片大小

工艺：重布线→焊球植球→切割

优点：最小尺寸、最短互连、批量生产

应用：手机射频开关、电源管理IC

8.?SiP (System in Package) - 系统级封装

概念：将多个芯片、被动元件集成在一个封装内

优点：缩小体积、缩短互连、提高性能

技术：可结合引线键合、倒装、TSV等技术

应用：手机、物联网模块

9.?PoP (Package on Package) - 堆叠封装

结构：上下两个封装垂直堆叠

典型组合：上层Memory + 下层Logic

优点：节省PCB面积、缩短信号路径

应用：智能手机AP+DRAM组合

10.?FC-BGA (Flip Chip BGA) - 倒装芯片球栅阵列封装

特点：芯片倒装连接到基板，底部BGA焊球

优点：最短互连路径、最佳电气性能、良好散热

应用：高性能CPU、GPU、AI芯片

二、封装工艺术语详解

11.?Die Attach - 芯片贴装

定义：将芯片固定到引线框架或基板上的工艺

材料：导电胶（银胶）、绝缘胶、焊料、DAF(Die Attach Film)

要求：良好的粘接强度、导热性、应力缓冲

设备：Die Bonder

12.?Wire Bonding - 引线键合

定义：用金属线连接芯片焊盘与封装引脚

材料：金线(15-50μm)、铜线、铝线

方法：球焊、楔焊

参数：键合力、超声功率、温度、时间

13.?Flip Chip - 倒装芯片技术

原理：芯片正面朝下，通过凸点直接连接基板

凸点类型：焊料凸点、铜柱凸点、金凸点

优势：最短互连、高I/O密度、良好散热

挑战：CTE匹配、底部填充工艺

14.?Molding - 塑封

目的：保护芯片和键合线免受机械损伤和环境影响

工艺：Transfer Molding（传递模塑）、Compression Molding（压缩模塑）

温度：175°C左右

关键：避免金线变形、减少应力

15.?Lead Frame - 引线框架

材料：铜合金（C194、C7025）、Alloy42

工艺：冲压或蚀刻

表面处理：镀银、镀NiPdAu、镀锡

作用：支撑芯片、电气连接、散热

16.?Substrate - 基板

类型：

有机基板：BT树脂、FR4

陶瓷基板：氧化铝、氮化铝

金属基板：铝基、铜基

层数：2层到16层以上

功能：电气互连、机械支撑、散热

17.?Underfill - 底部填充

目的：增强倒装芯片焊点可靠性

材料：环氧树脂+填料

工艺：毛细管流动、预成型、模塑底充

作用：应力缓冲、防潮、增强结合力

18.?Die Saw/Dicing - 晶圆切割

方法：机械切割、激光切割、等离子切割

刀片：金刚石刀片，厚度20-35μm

要求：避免崩边、裂纹、污染

新技术：Stealth Dicing（隐形切割）

19.?Solder Ball - 焊球

材料：

有铅：Sn63Pb37

无铅：SAC305(Sn96.5Ag3.0Cu0.5)、SAC405

直径：0.1mm-0.76mm

工艺：植球、印刷、电镀

检验：共面性、球径、缺失

20.?Reflow - 回流焊接

温度曲线：预热→保温→回流→冷却

峰值温度：有铅220°C，无铅250°C

气氛：氮气保护减少氧化

关键：防止温度冲击、控制升温速率

三、材料相关术语详解

21.?EMC (Epoxy Molding Compound) - 环氧塑封料

成分：环氧树脂+固化剂+填料(二氧化硅)+添加剂

特性：低应力、低吸湿、高玻璃化温度(Tg)

填料含量：85-92%

发展趋势：Green EMC(无卤无锑)

22.?Die Attach Adhesive - 芯片贴装胶

类型：

导电胶：银填充环氧胶

绝缘胶：纯环氧胶

焊料：AuSn、SnAgCu

性能要求：低应力、高导热、长期可靠性

23.?Solder Mask - 阻焊层

作用：保护PCB线路、防止焊接短路

颜色：绿色最常见，也有黑、白、蓝、红等

工艺：丝印、光成像

厚度：20-30μm

24.?TIM (Thermal Interface Material) - 导热界面材料

类型：导热膏、导热垫、相变材料、液态金属

导热系数：1-10 W/m·K不等

应用：芯片与散热器之间

要求：低热阻、长期稳定性

25.?Cu Pillar - 铜柱

结构：铜柱+焊帽(SnAg)

高度：40-100μm

优点：更细间距、更好电气性能、电迁移抗性

应用：先进CPU、GPU倒装封装

26.?RDL (Redistribution Layer) - 重布线层

功能：重新布局I/O位置，实现扇入/扇出

材料：铜线路+聚酰亚胺绝缘层

线宽/间距：2-20μm

应用：WLCSP、Fanout封装

27.?TSV (Through Silicon Via) - 硅通孔

定义：贯穿硅片的垂直电气连接

直径：5-50μm

深宽比：10:1到20:1

应用：3D IC、CMOS图像传感器、HBM

28.?Interposer - 中介层

材料：硅、玻璃、有机材料

功能：连接不同芯片，实现高密度互连

特点：含有TSV和RDL

应用：2.5D封装、异构集成

四、测试与可靠性术语详解

29.?MSL (Moisture Sensitivity Level) - 湿度敏感等级

等级：MSL1(无限期)到MSL6(必须6小时内使用)

标准：J-STD-020

存储：MSL2以上需要干燥包装

烘烤：超期需要125°C烘烤去湿

30.?Delamination - 分层

定义：材料界面分离

位置：芯片/EMC、EMC/引线框架、EMC/基板

原因：湿气、热应力、污染

检测：SAT(超声扫描)

31.?Wire Sweep - 金线偏移

原因：塑封时树脂流动造成金线移位

后果：短路、断路

预防：优化金线弧度、控制塑封参数

标准：偏移量<金线间距的1/3

32.?Die Crack - 芯片裂纹

类型：正面裂纹、背面裂纹、边缘裂纹

原因：机械应力、热应力、ESD

检测：光学显微镜、SAT

影响：功能失效、可靠性降低

33.?Solder Joint - 焊点

质量指标：润湿角度、填充高度、IMC厚度

缺陷类型：冷焊、虚焊、枕头效应、空洞

可靠性：温度循环、跌落测试

失效模式：疲劳裂纹、脆性断裂

34.?Thermal Resistance - 热阻

θJA：结到环境热阻(°C/W)

θJC：结到壳热阻(°C/W)

θJB：结到板热阻(°C/W)

测量标准：JEDEC JESD51系列

应用：计算结温，评估散热方案

35.?CTE (Coefficient of Thermal Expansion) - 热膨胀系数

单位：ppm/°C

典型值：

硅：2.6 ppm/°C

铜：17 ppm/°C

FR4：15-17 ppm/°C

EMC：8-20 ppm/°C

影响：CTE失配导致应力和翘曲

36.?Void - 空洞

位置：焊点、底充、贴片胶

标准：一般要求<25%焊点面积

原因：助焊剂挥发、湿气、工艺控制

检测：X-ray检查

五、尺寸参数术语详解

37.?Pitch - 间距

定义：相邻引脚或焊球中心距离

趋势：1.27mm→1.0mm→0.8mm→0.5mm→0.4mm→更细

挑战：PCB加工能力、焊接工艺

影响：决定封装I/O密度

38.?Stand-off Height - 离板高度

定义：BGA/CSP封装底部到PCB距离

典型值：0.1-0.5mm

影响：底充工艺、清洗、检查

趋势：越来越低，挑战增大

39.?Package Body Size - 封装体尺寸

表示：长×宽×高(mm)

公差：±0.1-0.2mm

趋势：持续小型化

标准：JEDEC定义标准尺寸

40.?Die Size - 芯片尺寸

表示：长×宽(mm或mil)

趋势：工艺进步使芯片面积缩小

Pad Pitch：焊盘间距，影响封装选择

Scribe Line：切割道宽度，60-120μm

六、先进封装术语详解

41.?2.5D/3D IC - 2.5维/3维集成电路

2.5D：芯片并排放置在interposer上

3D：芯片垂直堆叠，通过TSV连接

优势：高带宽、低功耗、小尺寸

挑战：散热、测试、成本

42.?Fanout - 扇出型封装

FOWLP：扇出晶圆级封装

FOPLP：扇出面板级封装

特点：RDL延伸到芯片外部

优势：无需基板、设计灵活

43.?Embedded Die - 嵌入式芯片封装

概念：芯片嵌入PCB或基板内部

优点：极短互连、良好屏蔽、节省空间

工艺：激光开槽、芯片埋入、层压

应用：高频模块、功率模块

44.?Heterogeneous Integration - 异构集成

定义：集成不同工艺、功能、材料的芯片

例子：Logic + Memory + RF + MEMS

驱动力：摩尔定律放缓、系统需求

技术：Chiplet、3D集成、SiP

45.?Chiplet - 小芯片

概念：将大芯片分解为多个小芯片

优势：提高良率、设计复用、混合工艺

互连：UCIe等标准化接口

趋势：未来主流架构之一

实践建议

作为FAE新人，建议您：

建立知识体系：将这些术语按照逻辑关系整理成思维导图

理论联系实际：收集各种封装样品，对照学习

关注应用场景：了解不同封装在实际产品中的应用

持续更新知识：封装技术发展迅速，保持学习

积累案例经验：记录遇到的问题和解决方案

为防止失联，请关注小号芯豆豆。