2回答

1收藏

敬请小脚丫STEP参赛者考虑实现功能。也许很有市场哦

#竞赛 #竞赛 3780 人阅读 | 2 人回复 | 2017-09-08

本帖最后由 ipi 于 2017-9-8 20:32 编辑

敬请小脚丫STEP参赛者考虑实现功能。也许很有市场哦。《初步的用户需求说明书》

小脚丫STEP 近来投入资源比较大,还比赛。

我有些小众化的硬件开发的需求,不知道是否能够借这次这大赛的机会,请其他参赛者考虑实现。

我没有专门学习这软件,不适合做比赛者。 就只作为提出想法的人,这样的参与,也很带感。


《初步的用户需求说明书》


设想1 :这核能否 和高速的ad结合,(特别是多个ad结合)能够像 逻辑分析仪 和 示波器 那样,实现速度低一点,带宽窄一点的测量仪器。

至少可以 检查家里面的 故障键盘 和鼠标,捣鼓捣鼓。

如果可以 检查家里面的 故障显示器的板子,那是 喜出望外了。



设想2 :这核能否 能够读写 硬盘,ide  sata 实现速度低一点 如33m 速度的 ide。

旧硬盘,专门买专用芯片 太不合算了。多用途的是 另外一回事。




设想3 :这核能否 能够实现内存控制器,可以读写 ddr2内存。哪怕把ddr2 800mhz 当低速 ddr  100 mhz  可以吗?。

在下载文件的时候,外界看这个 如同 一个 usb盘,
实际 这是 通过这 核,到 电脑1g容量ddr2的amd专用内存 ,2根,组成2g大小的硬盘。
毕竟不是真的,断电就消失,也可以接受。不断电就像真的usb盘。


设想4 :  播放器,根据网址参数,在下载流的时候,通过路由器,将视频流 连到机顶盒的usb,
机顶盒以为它播放视频文件,实际是 流,
如最近我常看斗鱼的绝地反击。有几个主播很厉害。

这个想法的描述不怎么准确。


设想5 :  手机的屏幕摔碎了,屏线,接这核。这核输出到 单色显示器。
设想6 :  手机的屏幕摔碎了,屏线,接这核。这核输出到 机顶盒 usb ,彩色显示。或者投屏方式,通过usb网卡,让其他联网的屏幕显示。


强烈建议 板子设计具体的产品的时候,要从整个生命周期考虑,模块化分区,方便替换方式维修,大一点就更方便将来维修 和 改进升级。

目前维修市场很乱的,维修就是被宰,关键是维修的质量很伤人的。

研发生产的优势是 根据大数据的服务,方便用户,而不仅仅只是 产品的生产。毕竟抄板不难。

不断升级的服务,根据故障不断 改进设计 ,才是淘汰跟风者,强大自身的发展方向。

ps 新的板子,结合具体应用, 100元出头, 是会受欢迎的。只要不超过200,销量不会差。





分享到:
回复

使用道具 举报

回答|共 2 个

倒序浏览

沙发

sumengqi

发表于 2017-9-11 09:47:20 | 只看该作者

本帖最后由 sumengqi 于 2017-9-11 09:53 编辑

小脚丫引出的IO太少了,好多需要IO多一点的应用没法做。
以下为个人观点,欢迎讨论:
设想一:虚拟示波器,某宝的成品使用USB单片机实现,如果配合FPGA加大容量DDR可以做的采样深度更高,带宽更大,限于小脚丫引出的IO口,不好实现。
设想二:一个IDE转USB的芯片成本远低于一个FPGA,自己玩玩学习知识还可以,商用的话我会选择10块钱包邮的USB转IDE+SATA线或板子。
设想三:同样受限于IO口数量。
设想四:我觉得这个应用放在Cortex-A系列嵌入式芯片上比较合适,牵扯到网络协议,小脚丫这款入门级别的FPGA不适合,资源有点少,也可能有大神能做出来
设想五:想法不错,可以检测手机主板好坏,但是每个手机的屏幕不通用,驱屏时序也不相同,只能做到兼容某一款,而且这还得明确这款手机的屏幕时序不知道有人能做出来不,期待。
设想六:同样牵扯到网络协议,这款FPGA不知能否胜任。
板凳

wye1102

发表于 2017-9-21 21:10:40 | 只看该作者

sumengqi 发表于 2017-9-11 09:47
小脚丫引出的IO太少了,好多需要IO多一点的应用没法做。
以下为个人观点,欢迎讨论:
设想一:虚拟示波器 ...

其实BGA扇出不少,只是有很多都浪费在LED,开关上面去了。所以底下腿就少了,设计起来格外别扭,只能搞MCU那样的总线复用,对布线、行长等等的要求就上去了。

配套的两个底板功能都太薄弱了,根本经不住怎么折腾。不过PLL功能倒是很强大,直接支持在线移相,更重要的是,有一对PCLK的差分都拉出来了,所以做好总线复用倒是可以接出来不少东西,比如一片8位的DDR,加一片FX2,加一组595/165扩展IO,加一组I2S,再加一个两对LVDS的传感器,正好把36个IO用满,就是个USB相机。或者接片QSPI,做NES游戏机——也就几块钱器件成本罢了。10KB的RAM基本够用,片外还要再扩一点点。

但是多年FPGA经验,没有SOC,FPGA再高端也是shit,因为你不可能牛到所有东西都用verilog去写。
您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条