Mentor Graphics | 在最短的时间，完成最优的设计 ——Calibre/Veloce emulation进阶攻略
幸运用户获奖名单公布：
获奖者赶紧来认领吧，获奖邮件已发送至各位邮箱，可以直接回复收到的邮件，或者加管理员QQ：731324827，确认获奖信息及收货地址，10天未领奖视为自动放弃获奖资格。对应奖品会在确认后尽快发放~~请大家耐心等待！！！
| 小熊蛋卷杯 | 暖桌垫 | 电热饭盒 | 羽博USB 2A双扣充电头 | 10元京东券 | | ts2000 | zhangb7309 | yiqizhenshanhe | 混森蓝兽 | 9robot | | zhangdaijin | 西门吹猫 | jinyi7016 | 行色匆匆 | jackten | | feixiang20 | halo501 | xinchao | shepherd | | | jinglixixi | treasuredog | baicaiaichibaic | | | w932443004 | Happy_Baymax | zwei99999999 | | | | wyzamazon | 青遥 | | | | leo121_3006061 | chenbingjy | | | | mars4zhu | cztqwan | | | | zfz0122 | guiyi | | | | 笑鸟007 | 乐天 | | | | | fyaocn | | | | | apple_9938 | | | | | wolf11111 | | | | | bowei181 | | | | | chen_hang | | | | | ddllxxrr | | | | | fangchangqing | | | | | shenlanyouyu | | | | | wujianwei3980-5 | | | | | lising |
随着半导体制程不断推进，10nm以及7nm制程也近在眼前，而制程的推进也在提升IC设计的成本，如何能够有效的设计验证IC的过程是提升半导体厂商竞争力的核心要素。
现跟大家简单介绍五个有关Mentor Graphics推出的Calibre以及Veloce emulation技术文档。// 提示：提高效率，缩短IC设计与验证时间，在短时间中完成最优的设计，且看完整版文档。
想获得以下文档的完整内容？只需俩步！俩步！俩步！ 点击“我要参加”，填写相关个人信息，并在本帖下方留言回复你最感兴趣的文档标题，之后，相关工作人员会将对应文档发送至你的邮箱。此外，我们还将从所有参与者中，随机选取部分幸运网友获得以下奖品。
奖品设置： 小熊蛋卷杯（2个）
暖桌垫（3个）
德尔玛 电热饭盒（5个）
羽博USB 2A双扣充电头（10个）
10元京东券（20个）
文档一：模拟设计与图形匹配：绝佳搭配 尽管自动化图形匹配在数字集成电路物理验证中广泛使用，但其在模拟领域的采用则要迟缓得多。事实上，自定义模拟电路的本质使其非常适合于自动化图形匹配技术所提供的一些新型物理验证技术，从而让设计师在确保设计质量的同时还能减少验证时间。通过采用基于图形的验证流程，只需极少的工作即可轻松找出通过传统方法不易检测到的错误。利用其自动、精确地匹配预期几何形状的功能以及同时在多个层上执行操作的功能，Calibre Pattern Matching 提供了自动验证模拟电路物理布局的唯一可能。
文档二：多重曝光简介 利用多重曝光可在当今最先进的节点上获得精确的光刻分辨率。了解此技术的基础知识，以及它对您的 IC 设计和验证任务与职责带来的影响。
文档三：LVS盒处理可帮助设计师迅速完成出色设计 在 IC 设计验证过程中，如何既保持原有的设计版图和层次结构，同时又满足客户对设计流程性能更好更快的一贯要求，无疑是设计人员面临的一项重大挑战。设计师必须始终在性能、数据大小和准确性之间进行权衡。早在设计之初，采用 Calibre nmLVS 的 LVS 盒处理功能来替换不完整或缺失的模块可以大幅降低设计师对昂贵的高性能计算资源的需求并且减少运行中期 LVS 检查所需的时间，同时继续为下游流程提供所需的设计信息。LVS 盒子可以消除不完整设计中固有的无效干扰，让设计团队加快设计开发进程，高效利用昂贵的计算资源，从而为最终的全芯片流片验证“节省”相应的时间和资源。
文档四：何时使用软件仿真，何时使用硬件仿真 大约在 40 年前，Comprehensive ComputingSystems and Services公司在市场上推出了首个名为 TEGAS 的商业数字软件仿真器，该设备主要用于测试生成和软件仿真系统。这一对门级电路进行仿真的系统由一个小型专家团队开发，而在此之前只有针对晶体管级电路进行仿真的模拟仿真软件。TEGAS 是其专用的描述语言。这种语言仅用于生成数字电路测试向量。最终，仍须通过原型板进行设计验证。 文档五：动态功率估算已达SoC 设计限制 设计尺寸的增长趋势势不可挡，这也一直是 EDA 验证工具的一个沉重负担。动态功率估算工具即是其一。
|
#线上活动
42721 人阅读
|
123 人回复
|
2016-12-09
/3 
