正点原子DFPGL22G开发板测评（二）

ironccc

上一篇，我们简单了解了以下什么是fpga，熟悉了《指南》的阅读方法，并新建了第一个工程，fpga的开发过程、pango软件的使用都要比以往arm开发复杂得多，刚接触一定要跟着书里多操作几遍，不然就会看书看着看着，书里讲一个操作，突然都想不起来这个操作在哪里了。下面我们跟着熟悉一下我们之前第一个程序的debug过程，书里这部分讲得有点模糊，新手看到这里可能会有点懵。
  首先是fpga内置的逻辑分析仪的使用，使用过外置逻辑分析仪的朋友知道，逻辑分析仪是一个非常好用的工具，哪个芯片不工作了、有问题了，接上对应的引脚，用电脑采集一段波形，就能知道这个引脚上的信号时序是什么样的，正常与否。而我们的fpga芯片直接内置了逻辑分析仪的功能，可以直接在debug过程中就查看引脚上的波形。这在fpga开发中是非常重要的一个环节。
  我们跟《指南》进行debug过程中，指南中有些地方讲得有点模糊，缺少了一些演示步骤，首先是建立net connection步骤如下：在中间靠下一栏选中网线，在右侧的大栏目中选中信号，nt_sys_clk需要在clock标签中找到，选中两个之后，点击右下侧make connections，即可建立连接。

  继续往下，来到如图所示的这一步，执行到这一步调试的时候很多人会对这个运行flow中的map有点懵，我就是看了后面忘了前面，信息量太大，一下记不住，这个操作其实就是在这个全部重新运行一遍。重新生成sbit文件。

返回软件主界面，MAIN_FLOW栏，在generate bitstream上右键，rerun all

最后再跟着指南继续往下，不出意外的话，我们就能看到采集出来的波形啦