回答

收藏

3篇PLL博士论文

其他 其他 393 人阅读 | 0 人回复 | 2023-02-10

Analysis, measurement and optimization of jitter in phase locked loops  UCB的; Low-power low jitter on chip clock UCLA的;
A 2.4 GHz, low power, fully integrated CMOS frequency synthesizer for wireless communications 乔治亚理工的 导师Allen

Analysis, measurement and optimization of jitter in phase locked loops.rar

4.28 MB, 下载次数: 3

分享到:
回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条