【百度大脑AI计算盒FZ5C】项目：使用 GPIO IP 核slice核concat 核

robe.zhang

【百度大脑AI计算盒FZ5C】项目：使用 GPIO IP 核slice核concat 核

上一篇文章，使用 FPGA 控制 IO 端口，测量 IO 输出时候需要拆开盒子，这次重新设计电路，不用拆盒子也可以测试

1，  把 EMIO 的两个端口互联

2，  使用 AXI GPIOIP核，并把两个端口连起来

3，  使用两个 AXI GPIOIP 核，核之间互联起来

设计了三个实验，对应三个电路：

1，  EMIO 的两个端口互联：使用 EMIO + slice 核 + concat 核，实现数据总线重组，把两个IO端口双向互联起来，一个IO写数据，从另一个IO读数据，如上图右上角电路

2，  AXI GPIO IP核两个端口互联：使用AXI GPIO 核 + slice 核 + concat 核，如上图中间位置

3，  两个 AXI GPIOIP 核心直接互联：如上图左下角

这是电路在FPGA中的位置，高亮显示的是使用的 FPGA 资源：

FPGA 结构

电路设计完，综合，实现，生成bitstream，导出hardware platform

启动 petalinux 获取硬件信息重新编译系统

烧录系统，启动调试验证：

1，EMIO + slice+ concat互联验证结果：GPIO  416 当作输出端口，417当作输入端口，给 416 高电平，从417读回来高电平，给416低电平，从417读回来低电平。此电路可行

2，axi gpio+ slice+concat 互联验证结果：GPIO  510 当作输出端口，511当作输入端口，给 510 高电平，从511读回来高电平，给510低电平，读回来低电平。此电路可行

3，两个axi gpio 直接互联，验证结果：506，508 双向互联也可行

以上三种方法都可行。

总结：

用内部 GPIO 当作输入端检测 GPIO 输出端，不用拆机也可以检查其他 GPIO 输出端口状态。

使用 slice 核 concat 核组合，可以实现总线拆分重组，实现 GPIO 互联。

AXI GPIO IP核的输出端口可以AXI GPIO IP核或者 EMIO 直接互联，设置好数据宽度即可。