3回答

0收藏

在FPGA中如何将信号做一定延时?

其他 其他 3377 人阅读 | 3 人回复 | 2007-10-31

当需要对某一信号作一段延时时,初学者往往在此信号后串接一些非门或其它门电路,此方法在分离电路中是可行的。但在FPGA中,开发软件在综合设计时会将这些门当作冗余逻辑去掉,达不到延时的效果。用ALTERA公司的MaxplusII开发FPGA时,可以通过插入一些LCELL原语来产生一定的延时,但这样形成的延时在FPGA芯片中并不稳定,会随温度等外部环境的改变而改变,因此并不提倡这样做。在此,可以用高频时钟来驱动一移位寄存器,待延时信号作数据输入,按所需延时正确设置移位寄存器的级数,移位寄存器的输出即为延时后的信号。此方法产生的延时信号与原信号比有误差,误差大小由高频时钟的周期来决定。对于数据信号的延时,在输出端用数据时钟对延时后信号重新采样,就可以消除误差。  
分享到:
回复

使用道具 举报

回答|共 3 个

倒序浏览

沙发

lvyi030210216

发表于 2007-12-29 14:56:24 | 只看该作者

RE:在FPGA中如何将信号做一定延时?

回复 支持 反对

使用道具 举报

板凳

wujing198

发表于 2008-2-23 23:06:37 | 只看该作者

RE:在FPGA中如何将信号做一定延时?

不是你说的那么简单吧。
回复 支持 反对

使用道具 举报

地板

jiao0214-61011

发表于 2008-7-24 15:41:15 | 只看该作者

RE:在FPGA中如何将信号做一定延时?

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条