怎样用D触发器实现二分频电路（verilog）

木文一刀

http:///file:///D:/Program%20Files/Tencent/QQ/Users/691414514/Image/X32$]`UQAYZ@C()PWNPRO9L.jpg
D触发器能实现2分频，也是有要求的，
必须把D端，和它自己的输出/Q连接起来，这时，Q端才能对CP脉冲实现2分频。
通过时序图，即可得到这个结果。


二分频例子：
module div2(clk,q);
input clk;
output q;
reg q ;
always @ (posedge clk)
begin
q<= ~q;
end
endmodule
四分频例子：
module div2(clk,q);
input clk;
output q;
reg q ;
reg d,ql;
always @ (posedge clk)
begin
q<=d;
d<= ~q;
end
endmodule

木文一刀

一个经常出现的面试题！