使用行为、结构、数据流三种方式描述电路设计VHDL代码ISE仿真

名称：使用行为、结构、数据流三种方式描述电路设计VHDL代码ISE仿真

软件：ISE

语言：VHDL

代码功能：

实验目的

1、熟悉ISE软件的使用

2、掌握FPGA设计的全过程

3、熟练掌握VHDL语言的使用。

4、设计并实现一个简单的门电路

5、通过门电路的设计,掌握结构体的三种描述风格。

6、掌握ISE软件中仿真测试文件编写及功能时序仿真操作流程

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

1.?工程文件

2.?程序文件

3.?程序编译

4.?RTL图

5.?Testbench

6.?仿真图

1.?工程文件

2.?程序文件

3.?程序编译

4.?RTL图

5.?Testbench

6.?仿真图

1.?工程文件

2.?程序文件

3.?程序编译

4.?RTL图

5.?Testbench

6.?仿真图

部分代码展示:

LIBRARY?ieee;
???USE?ieee.std_logic_1164.all;
ENTITY?and_or?IS
???PORT?(
??????inp_0??:?IN?STD_LOGIC;
??????inp_1??:?IN?STD_LOGIC;
??????inp_2??:?IN?STD_LOGIC;
??????inp_3??:?IN?STD_LOGIC;
??????z??????:?OUT?STD_LOGIC
???);
END?and_or;
ARCHITECTURE?behave?OF?and_or?IS
???
???SIGNAL?sig1?:?STD_LOGIC;
???SIGNAL?sig2?:?STD_LOGIC;
BEGIN
???
???sig1?<=?inp_0?AND?inp_1;
???sig2?<=?inp_2?AND?inp_3;
???
???z?<=?sig1?OR?sig2;
???
END?behave;

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=1161