芯耀
917
在本次调试与复盘中，我意外发现：自己在 LMX2594 设计中踩的坑，其实早已在 LMX2572 官方文档中给出了解答。无论是环路滤波器布局、电源噪声抑制，还是输出缓冲配置，很多“翻车点”都能在 LMX2572 的典型应用与 Layout 指导中找到原因。本文结合实际 PCBA 设计、谐波测试与二次优化实例，分享如何通过布局与滤波细节改进，减少杂散与谐波，提高合成器性能稳定度。
1、电源问题
LMX2572需要一个特定于应用的外部环路滤波器，该滤波器可通过PLLatinum Sim进行配置。对于LMX2572而言，从Vtune引脚向外看所呈现的阻抗至关重要。对于三阶滤波器，该阻抗主要由C3元件决定；对于二阶滤波器，则主要由C1元件决定。
如果与该引脚并联的电容至少为1.5纳法，压控振荡器（VCO）的相位噪声将接近最佳状态。若电容小于此值，100千赫兹至1兆赫兹范围内的VCO相位噪声将会恶化。此电容应放置在靠近Vtune引脚的位置。
人家官方还特意示意了一下别那样搞？光看2594去了。哎险些补救不回来？输出缓冲器不需要外部上拉电阻。与负载进行交流耦合就足够了。环路滤波器的最后一个并联电容器应放置在靠近Vtun引脚的位置。我就放错了，我放到远离Vtun引脚。
LMX2594都用好了，就我翻车了？你看我之前排的PCBA：先感谢各位大咖的建议指导；
你没有理解错就是电源引入的杂散问题 ，产生的寄生信号。
2、谐波低频段问题
这是官方指导排版布局示意图。没有用的差分输出需要接到地上。1GHz谐波测试
150MHz谐波测试
3、电源设计参考建议
建议在每个电源引脚附近放置一个100 nF的电容器。如果分数杂散是一个大问题，可以在每个这些电源引脚上使用一个铁氧体磁珠，以在一定程度上降低杂散。该器件集成了低压差线性稳压器（LDO），从而提高了对电源噪声的抵抗力。
图 186 是一个典型的应用示例。该器件可以由外部 DC/DC 降压转换器供电，例如 TPS62150。请注意，尽管在原理图中 Rtps1 和 Rtps2 为 1.5Ω，但为了实现更好的电源滤波，它们有可能被更大的电阻值或电感值所替代。或者，为 C2 和 C4 使用更大的电容值也可能会带来更好的电源滤波效这是LMX2572的官方布局Layout Example，和LMX2594一致。
4、调试
测试后优化一下了一版LMX2572和LMX2594的原理图一致：
版图优化一下升级：如下图
总感觉想把输出差分的和DEMO版本靠近；参考根据谐波测试指标想把参考信号输入添加一个滤波器？
根据之前的留言建议这次主要去掉钽电容改为0603的陶瓷电容，还有一个想法是想把0603的改为0402将体积进一步缩小。咨询一下有没有更好的建议和参考？欢迎评论区赐教。 你在调试 LMX2594 或 LMX2572 时，最让你头疼的问题是什么？是相位噪声、谐波、杂散，还是电源干扰？评论区聊聊你的“PLL 踩坑史”吧
5、总结【简短总结】
- 环路滤波器布局极其关键：最后一级并联电容必须靠近 Vtune，否则相位噪声恶化。
- 电源去耦与滤波要细分：每个电源引脚旁需就近放置 100nF 电容，必要时加铁氧体磁珠。
- 差分输出与接地处理：未使用输出端要接地，防止寄生谐波串扰。
- LDO 电源路径要干净：DC/DC 输出建议经电阻或电感滤波后再进入 LDO。
- 器件尺寸优化：从钽电容改为 0603/0402 陶瓷电容可有效减小体积并改善高频寄生。
